Art

J-GLOBAL ID：201002052987475830   Reference number：75A0191325

Digital logic simulation in a time-based, table-driven environment. II. Parallel fault simulation.

時間基準,表駆動の条件のもとにおけるディジタル論理シミュレーション II 並列誤まりシミュレーション

Author (2)： THOMPSON E W ,  SZYGENDA S A
Material： Computer  (IEEE Computer Group News)
Volume： 8  Issue： 3  Page： 38-49  Publication year： 1975 
JST Material Number： B0794A  ISSN： 0018-9162  Document type： Article
Article type： 解説  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： 論理設計 ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=75A0191325&from=J-GLOBAL&jstjournalNo=B0794A") }}

Terms in the title (4)： 時間基準 ,  ディジタル ,  論理シミュレーション ,  シミュレーション