Art
J-GLOBAL ID：201002063916620513   Reference number：80A0335047

Fault modeling and logic simulation of CMOS and MOS integrated circuits.

CMOSとMOS集積回路の故障モデリングと論理シミュレーション
Author (1)：
WADSACK R L

About WADSACK R L


Material：
Bell Syst Tech J  (Bell System Technical Journal)

About Bell Syst Tech J


Volume： 57  Issue： 5  Page： 1449-1474  Publication year： 1978 
JST Material Number： B0062A  ISSN： 0005-8580  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)
Thesaurus term：
Thesaurus term/Semi thesaurus term
Keywords indexed to the article.
All keywords is available on JDreamIII(charged).
On J-GLOBAL, this item will be available after more than half a year after the record posted. In addtion, medical articles require to login to MyJ-GLOBAL.
組合せ回路

About 組合せ回路

,...
   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=80A0335047&from=J-GLOBAL&jstjournalNo=B0062A") }}
Terms in the title (4)：
Terms in the title
Keywords automatically extracted from the title.
CMOS

About CMOS

, 
MOS集積回路

About MOS集積回路

, 
故障モデリング

About 故障モデリング

, 
論理シミュレーション

About 論理シミュレーション


Return to Previous Page

TOP

BOTTOM