Art

J-GLOBAL ID：201002280124141830   Reference number：10A0157260

A pipelined ADC using background calibration with high-pass mismatch shaper and Delta-sigma modulation

ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC

Author (4)： FUTAOKA YUICHI (法政大) ,  KOMATSU NAOKI (法政大) ,  TAKAHASHI SHOTARO (法政大) ,  YASUDA AKIRA (法政大)
Material： 電気学会電子回路研究会資料  (電気学会研究会資料)
Volume： ECT-10  Issue： 1-14  Page： 21-26  Publication year： Jan. 21, 2010 
JST Material Number： X0578A  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： pipeline processing ,  *delta-sigma modulation ,  *modulator ,  *digital to analog converter ,  incommensurability ,  fault detection ,  quantization error ,  offset ,  1/f noise ,  calibration ,  *error detection
Semi thesaurus term： mismatch ,  flicker noise ,  calibration (measurement) ,  error detection

JST classification (1)： AD/DA conversion circuits  (NC05080M)

Reference (11)：

• C. R. Grace, P. J. Hurst, and S. H. Lewis. “ A 12 b 80MS/s Pipelined ADC with Boostrapped Digital. Calibration,” IEEE International Solid-State Circuits Conference, pp. 460-461, Feb.2004.
• I. Opris, L. Lewicki, and B.Wong, “ A singled-ended 12 b 20MSample/s self-calibrationg pipeline A/D converter,” in IEEE ISSCC Dig. Tech. Papers, pp. 138-139, Feb.1998.
• A Karanicolas, H.Lee, and K. Bacrania, “A 15-b l-Msample/s DigitallySelf-Calibrated Pipeline ADC,”IEEE J.Solid-State Circuits. Vol.28. No.12, pp. 1207-15, Dec.1993.
• A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC, Siragusa, E,; Galton,I.Solid-State Circuits, Volume: 39, IEEE Journal of On page (s): 2126-2138, Issue: 12, Dec.2004.
• Y. Serizawa, A. Yasuda, J. Tayama, “A New Background Calibration Method Using Noise Shaping for Precise Mismatch Detection of a Pipeline”, IEEJ AVLSI2006, ADCI, No.2, pp1-5, Nov., 2006.

Terms in the title (2)： ΔΣ変調器 ,  パイプラインADC