Pat
J-GLOBAL ID:201003021798556200
半導体薄膜素子の製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
谷 義一
Gazette classification:公開公報
Application number (International application number):2009229922
Publication number (International publication number):2010050467
Application date: Oct. 01, 2009
Publication date: Mar. 04, 2010
Summary:
【課題】電子移動度の低下を最小限に抑えつつ、抵抗の温度依存性を低減させ、さらに薄膜製作の再現性や制御性に優れた、n型ドーパントとしてSnを含むInSb薄膜を用いた半導体薄膜素子の製造方法を提供する。【解決手段】基板上に直接的にまたは有機物接着層もしくはバッファ層を介して間接的に積層されたInSbを含む化合物半導体薄膜層からなる動作層中もしくは該動作層に隣接したIII-V族化合物半導体層をMBE法により形成する際に、ドーパントとしてSnを、基板温度380°C〜400°Cの範囲、SnのKセル温度500°C以上かつ1000°C以下の範囲でドーピングする。【選択図】図1
Claim (excerpt):
基板上に直接的にまたは有機物接着層もしくはバッファ層を介して間接的に積層されたInSbを含む化合物半導体薄膜層を動作層とし、該動作層中もしくは該動作層と隣接したIII-V族化合物半導体層中にドーパントとしてSnを含む半導体薄膜素子の製造方法であって、
前記動作層およびIII-V族化合物半導体層の各層を分子線エピタキシー法(MBE法)により形成する際に、前記Snを基板温度380°Cないし440°Cの範囲、SnのKセル温度500°C以上かつ1000°C以下の範囲でドーピングすることを特徴とする半導体薄膜素子の製造方法。
IPC (3):
H01L 43/06
, H01L 43/08
, H01L 21/203
FI (3):
H01L43/06 S
, H01L43/08 S
, H01L21/203 M
F-Term (35):
5F092AB01
, 5F092AC02
, 5F092AC04
, 5F092BA06
, 5F092BA08
, 5F092BA15
, 5F092BA16
, 5F092BA17
, 5F092BA19
, 5F092BA22
, 5F092BA34
, 5F092BB02
, 5F092BB04
, 5F092BB05
, 5F092BB46
, 5F092BB55
, 5F092BC13
, 5F092BE24
, 5F092BE25
, 5F092CA02
, 5F092CA11
, 5F092FA08
, 5F103AA04
, 5F103DD01
, 5F103DD09
, 5F103GG01
, 5F103HH03
, 5F103HH04
, 5F103JJ03
, 5F103KK10
, 5F103LL20
, 5F103NN02
, 5F103NN10
, 5F103RR04
, 5F103RR05
Patent cited by the Patent:
Cited by examiner (7)
-
特開平3-106085
-
特開昭61-131582
-
特開昭61-161760
-
基板温度制御装置
Gazette classification:公開公報
Application number:特願平5-345012
Applicant:日本電信電話株式会社
-
特開昭59-116192
-
特開平3-106017
-
半導体結晶及びそれを用いたホール素子
Gazette classification:公開公報
Application number:特願平9-148252
Applicant:日立電線株式会社
Show all
Return to Previous Page