Pat

J-GLOBAL ID：201003032942315096

半導体装置及びその製造方法

Inventor： 松下 憲一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 日向寺 雅彦
Gazette classification：公開公報
Application number (International application number)：2009065451
Publication number (International publication number)：2010219361
Application date： Mar. 18, 2009
Publication date： Sep. 30, 2010
Summary：

【課題】特性が安定した半導体装置及びその製造方法を提供する。【解決手段】n-型の半導体基板の上部にp型ベース層13を形成し、半導体基板の下部にn型バッファ層15及びp型コレクタ層16を形成する。次に、半導体基板の上面から、p型ベース層13を貫き、半導体基板内に進入するように、複数本のトレンチ22を形成する。次に、トレンチ22の底面22aに対してリンを注入し、拡散させる。次に、トレンチ22の底面22aに対してボロンを注入し、拡散させる。このとき、ボロンの注入位置をリンの注入位置よりも下方とする。これにより、n型バリア層22内におけるトレンチゲート電極24の配列方向に沿ったリン及びボロンの各濃度プロファイルは、トレンチゲート電極24の直下において極大値をとり、ボロンの拡散中心線C2はリンの拡散中心線C1よりも下方に位置する。【選択図】図1

Claim (excerpt)：

第1導電型のドリフト層と、 前記ドリフト層上に設けられ、実効的な不純物濃度が前記ドリフト層の実効的な不純物濃度よりも高い第1導電型のバリア層と、 前記バリア層上に設けられた第2導電型のベース層と、 前記ベース層の上層部分の一部に設けられた第1導電型のエミッタ層と、 前記ドリフト層の下方に設けられた第2導電型のコレクタ層と、 前記ベース層及び前記エミッタ層に接続されたエミッタ電極と、 前記エミッタ層及び前記ベース層を貫き、前記バリア層内に進入した複数本のトレンチゲート電極と、 前記エミッタ層、前記ベース層及び前記バリア層と前記トレンチゲート電極との間に設けられたゲート絶縁膜と、 前記コレクタ層に接続されたコレクタ電極と、 を備え、 前記バリア層における前記トレンチゲート電極の直下域を含む領域には、第2導電型不純物が拡散されており、 前記バリア層内における前記トレンチゲート電極の配列方向に沿った第1導電型不純物及び第2導電型不純物の各濃度プロファイルは、前記トレンチゲート電極の直下において極大値をとることを特徴とする半導体装置。

IPC (3)：

H01L 29/739 ,  H01L 29/78 ,  H01L 21/336

FI (6)：

H01L29/78 655B ,  H01L29/78 653A ,  H01L29/78 652J ,  H01L29/78 652C ,  H01L29/78 652H ,  H01L29/78 658A