Pat

J-GLOBAL ID：201003036466921913

キャパシタ用セパレータ電極一体型素子及びそれを用いてなるキャパシタ

Inventor： 緑川 正敏
Applicant, Patent owner： 三菱製紙株式会社
Gazette classification：公開公報
Application number (International application number)：2009083434
Publication number (International publication number)：2010238808
Application date： Mar. 30, 2009
Publication date： Oct. 21, 2010
Summary：

【課題】内部抵抗が低く、緻密性に優れたキャパシタ用セパレータ電極一体型素子及び、それを用いてなるキャパシタを提供する。【解決手段】電極表面にセパレータ層が一体的に接合されてなるキャパシタ用セパレータ電極一体型素子において、セパレータ層の少なくとも一部が解重合処理されてなる微小セルロースにより構成されていることを特徴とするキャパシタ用セパレータ電極一体型素子及びそれを用いてなるキャパシタ。【選択図】なし

Claim (excerpt)：

電極表面にセパレータ層が一体的に接合されてなるキャパシタ用セパレータ電極一体型素子において、セパレータ層の少なくとも一部が解重合処理されてなる微小セルロースにより構成されていることを特徴とするキャパシタ用セパレータ電極一体型素子。

IPC (1)：

H01G 9/02

FI (1)：

H01G9/00 301C

F-Term (9)：

5E078BA13 ,  5E078BA20 ,  5E078BA44 ,  5E078BA53 ,  5E078BB24 ,  5E078BB33 ,  5E078CA06 ,  5E078CA07 ,  5E078CA09