Pat

J-GLOBAL ID：201003041077388120

画像処理装置

Inventor： 池辺 将之 ,  山岡 健介
Applicant, Patent owner： 大日本印刷株式会社
Agent (2)： 石川 泰男 ,  奥 和幸
Gazette classification：公開公報
Application number (International application number)：2009064515
Publication number (International publication number)：2010218236
Application date： Mar. 17, 2009
Publication date： Sep. 30, 2010
Summary：

【課題】少ないメモリサイズで高速に画像処理を行うことを目的とする。【解決手段】原画像に関連した第1入力画素データと出力側の画素データとを加算する加算器11と、第1加算器からの画素データから第2入力画素データを減算する減算器12と、減算器からの画素データを、原画像における走査方向の画素数個分順に記憶する記憶器13と、を有する加算処理部10と、加算処理部10を経由してきた第3入力画素データと出力側からの画素データとを加算する加算器21と、第2加算器からの画素データから、加算する画素数分の走査前の第3入力画素データを減算する減算器22と、減算器からの画素データを1画素分記憶する記憶器24と、を有する第2加算処理部20と、を備え、前段の2つの第1加算処理部に後段の第1加算処理部を接続し、後段の第1加算処理部に2つの第2加算処理部を直列に接続する。【選択図】図1

Claim (excerpt)：

原画像に対して走査しながら、前記原画像を画像処理する画像処理装置において、 前記原画像に関連した第1入力画素データと、出力側からの画素データとを加算する第1加算器と、 前記第1加算器からの画素データから、前記原画像に関連した第2入力画素データを減算して第1出力画素データを外部に出力する前記第1減算器と、 前記原画像における前記走査方向の画素数個分の前記第1出力画素データを順に記憶し、前記第1加算器に順に出力する第1記憶器と、を有する第1加算処理部と、 前記第1加算処理部を経由してきた第3入力画素データと、出力側からの画素データとを加算する第2加算器と、 前記第2加算器からの画素データから、加算する画素数分の走査前の前記第3入力画素データを減算して第2出力画素データを外部に出力する第2減算器と、 前記第2出力画素データを1画素分記憶して、前記第2加算器に出力する第2記憶器と、を有する第2加算処理部と、 を備え、 前段の2つの前記第1加算処理部に後段の前記第1加算処理部を接続し、前記後段の第1加算処理部に2つの第2加算処理部を直列に接続したこと特徴とする画像処理装置。

IPC (3)：

G06T 5/20 ,  G06T 7/60 ,  G06T 1/20

FI (3)：

G06T5/20 J ,  G06T7/60 250A ,  G06T1/20 A

F-Term (20)：

5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CC02 ,  5B057CE06 ,  5B057CH09 ,  5B057DB02 ,  5B057DB09 ,  5B057DC08 ,  5B057DC16 ,  5L096AA06 ,  5L096FA06 ,  5L096FA67 ,  5L096GA04 ,  5L096GA10 ,  5L096GA17 ,  5L096GA55