Pat

J-GLOBAL ID：201003041950014231

電子デバイスの製造方法および表示装置

Inventor： 田中 正信
Applicant, Patent owner： ソニー株式会社
Agent (4)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
Gazette classification：公開公報
Application number (International application number)：2009068774
Publication number (International publication number)：2010225668
Application date： Mar. 19, 2009
Publication date： Oct. 07, 2010
Summary：

【課題】転写された電子デバイスの位置精度の低下を抑えることが可能な電子デバイスの製造方法を提供する。【解決手段】第2基板21の表面の粘着層22に電子デバイス14を転写させたのち、電子デバイス14に付属する支持体13Bの破片をエッチングにより除去する。プラズマPを用いたアッシングにより、粘着層22を構成する樹脂を分解して除去し、電子デバイス14および保護層15の表面と第2基板21の表面とに固定層を形成する。固定層にコンタクトホールを設けて配線を接続する。【選択図】図10

Claim (excerpt)：

第1基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程と、 前記犠牲層を覆う支持層を形成する工程と、 前記犠牲層の上に前記支持層を間にして電子デバイスを形成する工程と、 前記支持層の一部を除去することにより前記犠牲層の少なくとも側面の一部を露出させる工程と、 前記電子デバイスおよび前記支持層と前記第1基板の表面との間に支持体を形成する工程と、 前記犠牲層を除去する工程と、 第2基板の表面に設けられた粘着層に前記電子デバイスを密着させることにより、前記支持体を破断させて前記電子デバイスを前記第2基板に転写する工程と、 前記電子デバイスに付属する前記支持体の破片を除去する工程と、 前記粘着層のうち少なくとも前記電子デバイスで覆われていない露出領域を除去する工程と、 前記電子デバイスの表面および前記第2基板の表面に固定層を形成する工程と を含む電子デバイスの製造方法。

IPC (7)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/786 ,  G02F 1/136 ,  H05B 33/10 ,  H01L 51/50

FI (5)：

H01L27/12 B ,  H01L29/78 627D ,  G02F1/1368 ,  H05B33/10 ,  H05B33/14 A

F-Term (36)：

2H092JA24 ,  2H092MA31 ,  2H092NA27 ,  2H092NA29 ,  3K107AA01 ,  3K107BB01 ,  3K107CC33 ,  3K107CC45 ,  3K107EE03 ,  3K107GG09 ,  5F110AA28 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD12 ,  5F110EE04 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73