Pat

J-GLOBAL ID：201003073401473606

薄膜トランジスタ及びその製造方法

Inventor： 杉江 薫 ,  椎野 修 ,  小坪 秀史 ,  村山 賢治
Applicant, Patent owner： 株式会社ブリヂストン
Agent (4)： 小島 隆司 ,  重松 沙織 ,  小林 克成 ,  石川 武史
Gazette classification：公開公報
Application number (International application number)：2009104736
Publication number (International publication number)：2010258126
Application date： Apr. 23, 2009
Publication date： Nov. 11, 2010
Summary：

【課題】酸化物半導体で形成したチャネル層と、塗布による容易に形成することができ高い耐電圧を示す有機ゲート絶縁膜とを組み合わせた高性能な薄膜トランジスタを、生産性や半導体性能の問題を生じることなく実現することを目的とする。【解決手段】ソース電極5、ドレイン電極6、ゲート電極2、チャネル層4、及びゲート絶縁層3を具備する薄膜トランジスタにおいて、前記チャネル層4が酸化物半導体で形成されていると共に、前記ゲート絶縁層3が有機絶縁膜からなり、かつ該チャネル層4とゲート絶縁層3との間に、前記チャネル層4と同一材料からなり、かつ該チャネル層4よりもキャリヤ密度が低い酸化物半導体層7を成形したことを特徴とする薄膜トランジスタを提供する。【選択図】図1

Claim (excerpt)：

ソース電極、ドレイン電極、ゲート電極、チャネル層、及びゲート絶縁層を具備する薄膜トランジスタにおいて、前記チャネル層が酸化物半導体で形成されていると共に、前記ゲート絶縁層が有機絶縁膜からなり、かつ該チャネル層とゲート絶縁層との間に、前記チャネル層と同一材料からなり、かつ該チャネル層よりもキャリヤ密度が低い酸化物半導体層を成形したことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/363

FI (4)：

H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 617T ,  H01L21/363

F-Term (45)：

5F103AA08 ,  5F103BB06 ,  5F103BB22 ,  5F103BB27 ,  5F103DD30 ,  5F103HH04 ,  5F103LL13 ,  5F103NN01 ,  5F103NN04 ,  5F103NN05 ,  5F103PP20 ,  5F103RR01 ,  5F103RR05 ,  5F110AA12 ,  5F110AA16 ,  5F110BB01 ,  5F110CC03 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE07 ,  5F110EE11 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF05 ,  5F110FF09 ,  5F110FF27 ,  5F110GG01 ,  5F110GG06 ,  5F110GG25 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK07 ,  5F110HK17 ,  5F110HK32 ,  5F110HK33 ,  5F110QQ09