Pat

J-GLOBAL ID：201003087756409918

薄膜トランジスタおよびアクティブマトリクスディスプレイ

Inventor： 宮▲崎▼ ちひろ ,  伊藤 学
Applicant, Patent owner： 凸版印刷株式会社
Gazette classification：公開公報
Application number (International application number)：2008254315
Publication number (International publication number)：2010087223
Application date： Sep. 30, 2008
Publication date： Apr. 15, 2010
Summary：

【課題】オン電流が高く、かつオフ電流が低い、つまり高いオンオフ比を持つ薄膜トランジスタを提供することを課題とする。【解決手段】絶縁基板上に少なくともソース、ドレイン、ゲートの各電極と酸化物を含む半導体層とゲート絶縁層を有する薄膜トランジスタであって、該半導体層が第一の領域と、該第一の領域よりも該ゲート絶縁層に近い第二の領域を含み、且つ該第一の領域の導電率が、該第二の領域の導電率よりも低いことを特徴とする薄膜トランジスタとする。【選択図】図1

Claim (excerpt)：

絶縁基板上に少なくともソース、ドレイン、ゲートの各電極と酸化物を含む半導体層とゲート絶縁層を有する薄膜トランジスタであって、該半導体層が第一の領域と、該第一の領域よりも該ゲート絶縁層に近い第二の領域を含み、且つ該第一の領域の導電率が、該第二の領域の導電率よりも低いことを特徴とする薄膜トランジスタ。

IPC (1)：

H01L 29/786

FI (2)：

H01L29/78 618E ,  H01L29/78 618B

F-Term (59)：

5F110AA03 ,  5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110BB03 ,  5F110BB20 ,  5F110CC01 ,  5F110CC03 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110DD18 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE07 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF33 ,  5F110GG01 ,  5F110GG06 ,  5F110GG07 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG19 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK07 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HK38 ,  5F110QQ09