Art

J-GLOBAL ID：201102229564412721   Reference number：11A0535269

Design of Asynchronous Circuits with Bundled-data Implementation on FPGA

FPGAを対象とした束データ方式による非同期式回路の設計

Author (1)： SAITO HIROSHI (会津大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 110  Issue： 362(RECONF2010 53-84)  Page： 157-162  Publication year： Jan. 10, 2011 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,  *asynchronous circuit ,  *circuit design ,  differential equation ,  application program ,  circuit model ,  register ,  layout ,  layout design
Semi thesaurus term： solver ,  layout design ,  design technique ,  interconnect

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (4)： FPGA ,  束 ,  非同期式回路 ,  設計