Art

J-GLOBAL ID：201102248076662705   Reference number：11A1925920

Built-in Determined Sub-Key Correlation Power Analysis for Efficient Security Evaluation of Tamper-Resistant Cryptographic Modules

耐タンパー暗号モジュールの安全性評価を効率化する組込み型相関電力解析

Author (3)： KOMANO YUICHI (東芝) ,  SHIMIZU HIDEO (東芝) ,  KAWAMURA SHIN'ICHI (産業技術総合研 情報セキュリティ研究セ)
Material： 東芝レビュー  (Toshiba Review)
Volume： 66  Issue： 11  Page： 31-34  Publication year： Nov. 01, 2011 
JST Material Number： F0360A  ISSN： 0372-0462  CODEN： TORBA  Document type： Article
Article type： 解説  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *information security ,  *cipher machine ,  IC card ,  *Safety ,  safety evaluation ,  *analysis ,  *tamper resistant ,  *power analysis
Semi thesaurus term： power analysis attack

JST classification (2)： Data protection  (JD01020V) ,  Code theory  (ND02030R)

Reference (5)：

• (1) 野崎華恵 他. 暗号モジュールの実装攻撃対策技術. 東芝レビュー. 64, 7, 2009, p.28-31.
• (2) Komano, Y. et al. BS-CPA: Built-In Determined Sub-Key Correlation Power Analysis. IEICE Transactions on Fundamentals. E93-A, 9, 2010, p.1632-1638.
• (3) Brier, E. et al.“Correlation Power Analysis with a Leakage Model”. Workshop on Cryptographic Hardware and Embedded Systems (CHES) 2004. LNCS 3156, Cambridge, MA, USA, 2004-08, Springer, p.16-29.
• (4) FIPS 197:2001. ADVANCED ENCRYPTION STANDARD (AES).
• (5) DPA contest.“Welcome to the DPA contest website”. <http://www.dpacontest.org/home/>, (accessed 2011-09-21).

Terms in the title (6)： 暗号モジュール ,  安全性評価 ,  効率化 ,  組込み ,  相関 ,  電力解析