Pat
J-GLOBAL ID：201103006758842942
半導体基板の評価方法及び半導体デバイスの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
好宮 幹夫
Gazette classification：公開公報
Application number (International application number)：2009255788
Publication number (International publication number)：2011100909
Application date： Nov. 09, 2009
Publication date： May. 19, 2011
Summary：
【課題】 半導体基板のリーク電流による評価方法において、測定のための構造が単純であっても、安定した測定を行うことができ、デバイス活性領域を感度良く評価することができる半導体基板の評価方法を提供する。【解決手段】 半導体基板をリーク電流により評価する方法であって、少なくとも、前記半導体基板の表面部にPN接合を形成する工程と、前記PN接合による内部電界と同等の第一の電圧V1を前記PN接合に印加してリーク電流を測定し、第一のリーク電流値I1を得る工程と、前記第一の電圧V1よりも高い第二の電圧V2を前記PN接合に印加してリーク電流を測定し、第二のリーク電流値I2を得る工程と、リーク電流値Iを、計算式I=I2-(V2/V1)1/2×I1に従って算出する工程とを含み、前記算出したリーク電流値Iにより前記半導体基板を評価する半導体基板の評価方法。【選択図】 図1
Claim (excerpt)：
半導体基板をリーク電流により評価する方法であって、少なくとも、
前記半導体基板の表面部にPN接合を形成する工程と、
前記PN接合による内部電界と同等の第一の電圧V1を前記PN接合に印加してリーク電流を測定し、第一のリーク電流値I1を得る工程と、
前記第一の電圧V1よりも高い第二の電圧V2を前記PN接合に印加してリーク電流を測定し、第二のリーク電流値I2を得る工程と、
リーク電流値Iを、計算式I=I2-(V2/V1)1/2×I1に従って算出する工程と
を含み、前記算出したリーク電流値Iにより前記半導体基板を評価することを特徴とする半導体基板の評価方法。
IPC (1)：
FI (1)：
F-Term (6)：
4M106AA01
, 4M106BA14
, 4M106CA04
, 4M106CB19
, 4M106DJ17
, 4M106DJ20
Cited by examiner (3)
-
シリコンウェーハの評価方法及びシリコンウェーハ
Gazette classification：公開公報
Application number：特願平10-120703
Applicant：コマツ電子金属株式会社
-
半導体ウエーハの評価方法
Gazette classification：公開公報
Application number：特願2006-333614
Applicant：信越半導体株式会社
-
半導体装置の製造方法および半導体装置
Gazette classification：公開公報
Application number：特願2007-309740
Applicant：株式会社日立超エル・エス・アイ・システムズ
Return to Previous Page
