Pat

J-GLOBAL ID：201103028163751912

電子デバイス、薄膜トランジスタおよび半導体層を形成させるためのプロセス

Inventor： イーリヤン ウー ,  ナン-シン フー ,  ピン リュー ,  ハディ ケイ マハバディ ,  ポール エフ スミス ,  ジュセッパ バラニー
Applicant, Patent owner： ゼロックス コーポレイション
Agent (1)： 特許業務法人YKI国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2010225378
Publication number (International publication number)：2011082517
Application date： Oct. 05, 2010
Publication date： Apr. 21, 2011
Summary：

【課題】OTFTの移動度を改良する。【解決手段】半導体層を含む電子デバイスであって、半導体層が、(i)有機半導体および(ii)グラフェンを含む、電子デバイスである。【選択図】なし

Claim (excerpt)：

半導体層を含む電子デバイスであって、 前記半導体層が、(i)有機半導体および(ii)グラフェンを含む、 電子デバイス。

IPC (4)：

H01L 29/786 ,  H01L 51/05 ,  H01L 51/30 ,  H01L 21/368

FI (5)：

H01L29/78 618E ,  H01L29/78 618B ,  H01L29/28 100A ,  H01L29/28 250E ,  H01L21/368 L

F-Term (45)：

5F053AA03 ,  5F053AA06 ,  5F053AA50 ,  5F053DD19 ,  5F053FF01 ,  5F053LL10 ,  5F110AA01 ,  5F110BB01 ,  5F110BB05 ,  5F110BB09 ,  5F110BB10 ,  5F110BB20 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE07 ,  5F110EE08 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF05 ,  5F110FF09 ,  5F110GG01 ,  5F110GG05 ,  5F110GG06 ,  5F110GG07 ,  5F110GG19 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110NN02 ,  5F110NN27