Pat
J-GLOBAL ID：201103039665101603

スイッチング電源の制御回路

Inventor：
久田 茂

About 久田 茂


Applicant, Patent owner：
新電元工業株式会社

About 新電元工業株式会社


Agent (1)： 加藤 清志
Gazette classification：公開公報
Application number (International application number)：2009165247
Publication number (International publication number)：2011024301
Application date： Jul. 14, 2009
Publication date： Feb. 03, 2011
Summary：
【課題】スイッチング電源に設けられたスイッチ素子を制御する集積回路の端子数を増加させることなく、休止期間を設定すること。【解決手段】制御回路20は、制御IC30と、キャパシタC11と、抵抗R11と、フォトトランジスタPC11と、を備える。制御IC30は、スイッチSWと、電流源Irefと、を備える。制御回路20は、キャパシタC11の端子間電圧に応じて、電流共振回路1に設けられたスイッチ素子Q1、Q2を制御する。キャパシタC11の端子間電圧は、電流源IrefおよびスイッチSWによりキャパシタC11が充電されることで上昇し、抵抗R11によりキャパシタC11が放電されることにより低下するとともに、フォトトランジスタPC11によりキャパシタC11が放電されることにより低下する。【選択図】図1
Claim (excerpt)：
少なくとも1つ以上のスイッチ素子を備えたスイッチング電源の制御回路であって、 前記スイッチ素子のオンオフを制御する集積回路と、 前記集積回路の外部に設けられた第1キャパシタと、 前記集積回路の内部に設けられ、前記第1キャパシタを充電する充電手段と、 前記集積回路の外部に設けられ、前記第1キャパシタを放電する第1放電手段と、 前記集積回路の外部に設けられ、前記スイッチング電源の出力電圧に応じたフィードバック信号に基づいて、前記第1キャパシタを放電する第2放電手段と、を備え、 前記集積回路は、前記第1キャパシタの端子間電圧に基づいて、前記スイッチ素子のオンオフを制御することを特徴とするスイッチング電源の制御回路。
IPC (3)：
H02M 3/28 ,  H02M 3/07 ,  G05F 3/26
FI (3)：
H02M3/28 H ,  H02M3/07 ,  G05F3/26
F-Term (14)：
5H420EA02 ,  5H420EB01 ,  5H420FF03 ,  5H420NC02 ,  5H420NC19 ,  5H730BB01 ,  5H730BB44 ,  5H730BB57 ,  5H730BB61 ,  5H730EE59 ,  5H730FD01 ,  5H730FF19 ,  5H730FG05 ,  5H730XC00
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM