Pat

J-GLOBAL ID：201103064120924518

半導体装置の製造方法

Inventor： 稲垣 聡
Applicant, Patent owner： 富士通セミコンダクター株式会社
Agent (2)： 高橋 敬四郎 ,  来山 幹雄
Gazette classification：公開公報
Application number (International application number)：2009176512
Publication number (International publication number)：2011029554
Application date： Jul. 29, 2009
Publication date： Feb. 10, 2011
Summary：

【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、250°C〜350°Cの範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、CVDでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。【選択図】図2

Claim (excerpt)：

半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、 前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、 前記凹部の底に露出した前記銅配線上に、250°C〜350°Cの範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、CVDでタングステン膜を選択的に成膜する工程と、 前記タングステン膜上方に、アルミニウム配線を形成する工程と を有する半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 23/522 ,  C23C 16/08 ,  H01L 21/285

FI (3)：

H01L21/90 B ,  C23C16/08 ,  H01L21/285 C

F-Term (71)：

4K030AA04 ,  4K030AA17 ,  4K030BA20 ,  4K030BB14 ,  4K030CA02 ,  4K030CA04 ,  4K030DA02 ,  4K030EA01 ,  4K030FA10 ,  4K030JA11 ,  4K030LA15 ,  4M104AA01 ,  4M104BB04 ,  4M104BB18 ,  4M104CC01 ,  4M104DD12 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104DD45 ,  4M104DD47 ,  4M104DD78 ,  4M104DD86 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH05 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP04 ,  5F033PP06 ,  5F033PP07 ,  5F033PP15 ,  5F033QQ03 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ73 ,  5F033QQ88 ,  5F033QQ94 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033TT08 ,  5F033WW00 ,  5F033WW02 ,  5F033WW03 ,  5F033XX09 ,  5F033XX28