Pat

J-GLOBAL ID：201103070419392504

半導体装置及びその製造方法

Inventor： 三木 啓司
Applicant, Patent owner： パナソニック株式会社
Agent (2)： 原田 洋平 ,  森本 義弘
Gazette classification：公開公報
Application number (International application number)：2010084728
Publication number (International publication number)：2011216753
Application date： Apr. 01, 2010
Publication date： Oct. 27, 2011
Summary：

【課題】ウェーハの裏面研削やダイシングの際に生じる、水分の浸入による汚れ、あるいは割れ、クラック、チッピング、層間剥離等の物理的損傷を抑制することを目的とする。【解決手段】基板11上のチップ領域12の周縁部にその内側の部分を連続して取り囲むよう有機保護膜23’を形成する。また、パッシベーション膜22および有機保護膜23がキャップ層47上に閉環状開口部を形成する。【選択図】図1

Claim (excerpt)：

チップ領域と、 前記チップ領域に形成される積層絶縁膜と、 前記積層絶縁膜上に形成される電極パッドと、 前記積層絶縁膜全層を貫通して互いに接続される配線及びビアから成り前記電極パッドと前記チップ領域の外周との間に前記チップ領域の外周全周と平行に閉環状に形成されるシールリングと、 前記シールリング上に前記シールリングに接続して形成されるキャップ層と、 少なくとも前記電極パッド及び前記キャップ層を露出して形成されるパッシベーション膜と、 少なくとも前記電極パッド上及び前記キャップ層の一部上を開口して前記チップ領域上全面に形成される保護膜と を有することを特徴とする半導体装置。

IPC (5)：

H01L 23/52 ,  H01L 21/320 ,  H01L 21/301 ,  H01L 21/768 ,  H01L 23/522

FI (4)：

H01L21/88 S ,  H01L21/78 Q ,  H01L21/88 T ,  H01L21/90 S

F-Term (27)：

5F033HH08 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM21 ,  5F033NN33 ,  5F033NN38 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR22 ,  5F033SS21 ,  5F033TT00 ,  5F033VV00 ,  5F033VV07 ,  5F033XX12 ,  5F033XX17 ,  5F033XX18