半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (2)：真田有 , 山本雅久
Gazette classification：公開公報
Application number (International application number)：2009144323
Publication number (International publication number)：2011003652
Application date： Jun. 17, 2009
Publication date： Jan. 06, 2011
Summary：

【課題】半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにする。【解決手段】半導体装置を、同一基板1上に形成され、(0001)面及び(000-1)面を有する窒化物半導体層4と、基板1と窒化物半導体層4との間に部分的に設けられた(0001)面形成層2と、(0001)面を有する窒化物半導体層4上に設けられたソース電極5、ドレイン電極6及びゲート電極7と、(000-1)面を有する窒化物半導体層4上に設けられたホール引き抜き電極8とを備えるものとする。【選択図】図1

Claim (excerpt)：

同一基板上に形成され、(0001)面及び(000-1)面を有する窒化物半導体層と、前記基板と前記窒化物半導体層との間に部分的に設けられた(0001)面形成層と、前記(0001)面を有する窒化物半導体層上に設けられたソース電極、ドレイン電極及びゲート電極と、前記(000-1)面を有する窒化物半導体層上に設けられたホール引き抜き電極とを備えることを特徴とする半導体装置。

IPC (6)：

H01L 29/812 , H01L 29/778 , H01L 21/338 , H01L 21/28 , H01L 21/320 , H01L 23/52

FI (4)：

H01L29/80 H , H01L29/80 F , H01L21/28 301B , H01L21/88 J

F-Term (59)：

4M104AA04 , 4M104AA07 , 4M104BB05 , 4M104BB14 , 4M104BB36 , 4M104CC00 , 4M104CC01 , 4M104CC03 , 4M104CC05 , 4M104DD34 , 4M104DD68 , 4M104DD79 , 4M104DD80 , 4M104DD96 , 4M104FF13 , 4M104FF27 , 4M104GG12 , 5F033GG01 , 5F033GG02 , 5F033GG03 , 5F033HH13 , 5F033JJ01 , 5F033JJ07 , 5F033JJ13 , 5F033KK13 , 5F033MM30 , 5F033NN05 , 5F033PP15 , 5F033PP27 , 5F033PP28 , 5F033QQ07 , 5F033QQ11 , 5F033QQ24 , 5F033QQ37 , 5F033QQ53 , 5F102GB01 , 5F102GB02 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ04 , 5F102GJ10 , 5F102GK04 , 5F102GK08 , 5F102GL04 , 5F102GM04 , 5F102GN04 , 5F102GQ01 , 5F102GR01 , 5F102GR04 , 5F102GR06 , 5F102GR09 , 5F102GS01 , 5F102GT03 , 5F102GV03 , 5F102GV08 , 5F102HC01 , 5F102HC11 , 5F102HC15

Patent cited by the Patent：

Cited by examiner (2)

トランジスタ
Gazette classification：公開公報 Application number：特願2006-157776 Applicant：松下電器産業株式会社
半導体電子デバイス
Gazette classification：公開公報 Application number：特願2006-320785 Applicant：古河電気工業株式会社

Return to Previous Page