Pat

J-GLOBAL ID：201103095535632876

半導体集積回路、スキャン回路設計方法、テストパターン生成方法、および、スキャンテスト方法

Inventor： 口井 敏匡 ,  四柳 浩之
Applicant, Patent owner： シャープ株式会社
Agent (3)： 原 謙三 ,  木島 隆一 ,  金子 一郎
Gazette classification：特許公報
Application number (International application number)：2004225962
Publication number (International publication number)：2006047013
Patent number：4437719
Application date： Aug. 02, 2004
Publication date： Feb. 16, 2006
Claim (excerpt)：

【請求項1】 スキャン方式で設計された半導体集積回路において、 複数のフリッププロップからなってシフトレジスタとして動作し、少なくとも一箇所で複数のシフト経路に分岐するツリー状構成をなす第1のスキャンチェーンと、 シリアルに接続された複数のフリップフロップからなってシフトレジスタとして動作し、前記第1のスキャンチェーンの分岐された前記各シフト経路の末端のフリッププロップからのスキャンデータをパラレルに受け取る第2のスキャンチェーンとの組合せを単位とするスキャン設計回路を備えていることを特徴とする半導体集積回路。

IPC (3)：

G01R 31/28 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01)

FI (3)：

G01R 31/28 G ,  G01R 31/28 P ,  H01L 27/04 T