Pat

J-GLOBAL ID：201103097340643035

DLL回路及びこれを備える半導体装置

Inventor： 高橋 弘樹
Applicant, Patent owner： エルピーダメモリ株式会社
Agent (4)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
Gazette classification：公開公報
Application number (International application number)：2009149751
Publication number (International publication number)：2011009922
Application date： Jun. 24, 2009
Publication date： Jan. 13, 2011
Summary：

【課題】DLL回路のロックに要する時間を短縮する。【解決手段】外部クロック信号CLKとレプリカクロック信号RCLKの位相差量を検出する位相差量検出回路100と、位相差量に基づいて外部クロック信号CLKを遅延させることにより内部クロック信号LCLKを生成する可変遅延回路21と、内部クロック信号LCLKを遅延させることによりレプリカクロック信号RCLKを生成するレプリカバッファ24とを備える。本発明によれば、外部クロック信号CLKに対してレプリカクロック信号RCLKの位相が進んでいるか或いは遅れているではなく、その位相差量に基づいて可変遅延回路21が制御されることから、位相差量が大きい場合であっても、高速にDLL回路をロックさせることが可能となる。【選択図】図2

Claim (excerpt)：

第1のクロック信号と第2のクロック信号の位相差量を検出する位相差量検出回路と、 前記位相差量に基づいて前記第1のクロック信号を遅延させることにより第3のクロック信号を生成する可変遅延回路と、 前記第3のクロック信号に基づいて前記第2のクロック信号を生成するレプリカバッファと、を備えることを特徴とするDLL回路。

IPC (1)：

H03L 7/081

FI (1)：

H03L7/08 J

F-Term (6)：

5J106AA03 ,  5J106CC59 ,  5J106DD09 ,  5J106DD19 ,  5J106GG10 ,  5J106KK03