Pat

J-GLOBAL ID：201203023243280630

半導体基板の製造方法

Inventor： 川村 聡 ,  西澤 孝昭 ,  福永 康子
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：2010147852
Publication number (International publication number)：2012015181
Application date： Jun. 29, 2010
Publication date： Jan. 19, 2012
Summary：

【課題】 接着剤残渣の発生を低減させ、歩留まりを向上させる基板の製造方法を提供すること。【解決手段】 スライスベースに接着した半導体ブロックをワイヤーソーを用いて切断することによって半導体基板を得る半導体基板の製造方法であって、前記半導体ブロックおよび前記スライスベースを用意する準備工程と、前記スライスベースの上に硬化型接着剤を塗布する塗布工程と、前記硬化型接着剤を半硬化させる半硬化工程と、前記半導体ブロックを半硬化させた前記硬化型接着剤で前記スライスベースの上に仮接着してから、前記硬化型接着剤をさらに硬化させて、前記スライスベースに前記半導体ブロックを接着する接着工程と、前記スライスベースに接着した前記半導体ブロックを前記ワイヤーソーを用いて切断する切断工程とを順次行なうことを特徴とする。【選択図】 図1

Claim (excerpt)：

スライスベースに接着した半導体ブロックをワイヤーソーを用いて切断することによって半導体基板を得る半導体基板の製造方法であって、 前記半導体ブロックおよび前記スライスベースを用意する準備工程と、 前記スライスベースの上に硬化型接着剤を塗布する塗布工程と、 前記硬化型接着剤を半硬化させる半硬化工程と、 前記半導体ブロックを半硬化させた前記硬化型接着剤で前記スライスベースの上に仮接着してから、前記硬化型接着剤をさらに硬化させて、前記スライスベースに前記半導体ブロックを接着する接着工程と、 前記スライスベースに接着した前記半導体ブロックを前記ワイヤーソーを用いて切断する切断工程とを順次行なうことを特徴とする半導体基板の製造方法。

IPC (3)：

H01L 21/304 ,  B24B 27/06 ,  B28D 5/00

FI (3)：

H01L21/304 611W ,  B24B27/06 D ,  B28D5/00 Z

F-Term (19)：

3C058AA05 ,  3C058AB04 ,  3C058CB02 ,  3C058CB04 ,  3C058DA03 ,  3C069AA01 ,  3C069BA06 ,  3C069CA04 ,  3C069CB01 ,  3C069EA05 ,  5F057AA05 ,  5F057AA21 ,  5F057BA01 ,  5F057BB03 ,  5F057CA02 ,  5F057CA04 ,  5F057DA15 ,  5F057EC02 ,  5F057FA15