Proj
J-GLOBAL ID:201204015848956300  Research Project code:6510 Update date:Oct. 07, 2013

通信用同期回路の低雑音化と同期時間短縮実現のための回路設計手法の開発

Study period:2009 - 継続中
Organization (1):
Investigating Researcher (1):
Research overview:
超高速光通信から4G携帯電話・WiMAX等ワイヤレス通信まで、 通信システムの高速化が進展している。 それらシステムの高性能化実現にむけ、 受信同期回路における出力信号の低ジッタ化(低雑音化)と同期時間短縮が必須となっている。受信回路の高性能化により、 超高速・高機能・ロバストな通信システム構築を可能とすることを目的とし、10Gb/sクラスの同期回路の低ジッタ化と同期時間短縮が同時実現可能な回路(LSI)の統合的設計手法を確立する。
Research program: シーズ発掘試験
Ministry with control over the research :
文部科学省
Organization with control over the research:
独立行政法人科学技術振興機構
Parent Research Project (1):

Return to Previous Page