Art

J-GLOBAL ID：201302215659559618   Reference number：13A0686770

トランジスタサイズに着目した微細CMOS D-FF回路の高速化設計手法

Author (6)： HAMADA TAISUKE (滋賀県大 工) ,  INOUE HIROSHI (滋賀県大 工) ,  KISHINE KEIJI (滋賀県大 工) ,  TSUCHIYA AKIRA (京大) ,  KUBOKI TAKESHI (京大) ,  INABA HIROMI (滋賀県大 工)
Material： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
Volume： 2013  Issue： エレクトロニクス2  Page： 79  Publication year： Mar. 05, 2013 
JST Material Number： G0508A  ISSN： 1349-1369  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *bistable circuit ,  optical communication ,  multiplexer ,  optimization ,  *shape optimization ,  *consumed electric power ,  speedup
Semi thesaurus term： parameter optimization ,  flip-flop circuit ,  multiplexer ,  low electric power

JST classification (1)： Solic-state devices in general  (NC03010Z)

Terms in the title (7)： トランジスタ ,  サイズ ,  着目 ,  微細 ,  CMOS ,  高速化 ,  設計手法