Art

J-GLOBAL ID：201302264720555168   Reference number：13A0620224

Input Pattern Parallel Logic Simulation of Combinatorial Circuits Using GP-GPU

GPGPUによる組み合わせ論理回路の入力パタン並列論理シミュレーション

Author (2)： MORI HIROKI (京都産大 コンピュータ理工) ,  HIRAISHI HIROMI (京都産大 コンピュータ理工)
Material： 京都産業大学論集 自然科学系列  (Acta Humanistica et Scientifica Universitatis Sangio Kyotiensis. Natural Science Series)
Issue： 42  Page： 63-70  Publication year： Mar. 31, 2013 
JST Material Number： Z0744C  ISSN： 1348-3323  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： logic circuit ,  *mold and pattern ,  *logic simulation ,  microprocessor ,  special purpose processor ,  arithmetic processor
Semi thesaurus term： graphics processing unit ,  arithmetic and logic unit ,  *input pattern

JST classification (1)： Graphic and image processing in general  (JE04010I)

Terms in the title (5)： GPGPU ,  組み合わせ ,  論理回路 ,  入力パタン ,  論理シミュレーション