Art

J-GLOBAL ID：201302266406250517   Reference number：13A1660513

A High Performance Deblocking Filter Hardware for High Efficiency Video Coding

高効率ビデオ符号化のための高性能デブロッキングフィルタハードウェア

Author (3)： OZCAN Erdem (Sabanci Univ., Istanbul, TUR) ,  ADIBELLI Yusuf (Sabanci Univ., Istanbul, TUR) ,  HAMZAOGLU Ilker (Sabanci Univ., Istanbul, TUR)
Material： IEEE Transactions on Consumer Electronics  (IEEE Trans Consum Electron)
Volume： 59  Issue： 3  Page： 714-720  Publication year： Aug. 2013 
JST Material Number： C0219A  ISSN： 0098-3063  CODEN： ITCEDA  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *filter (signal) ,  *image coding ,  hardware ,  hardware description language ,  computational complexity ,  international standard ,  data pass ,  FPGA ,  coding (signal) ,  decoder ,  coder ,  household electric appliance ,  H.264 ,  Verilog
Semi thesaurus term： *deblocking filter ,  *video coding

JST classification (2)： Code theory  (ND02030R) ,  Digital filter  (NC04022Z)

Terms in the title (5)： 高効率 ,  ビデオ符号化 ,  高性能 ,  デブロッキングフィルタ ,  ハードウェア