Pat

J-GLOBAL ID：201303016594656093

半導体検証装置

Inventor： 原田 正明 ,  金本 俊幾
Applicant, Patent owner： ルネサスエレクトロニクス株式会社
Agent (2)： 吉竹 英俊 ,  有田 貴弘
Gazette classification：特許公報
Application number (International application number)：2008273160
Publication number (International publication number)：2010102498
Patent number：5129085
Application date： Oct. 23, 2008
Publication date： May. 06, 2010
Claim (excerpt)：

【請求項1】 チップレベル設計においてセルベース方式を採用する半導体装置を検証する半導体検証装置であって、 前記半導体装置のマスクレイアウトデータが記述された第1形式データ、及び前記半導体装置の自動配置配線に必要なセル情報が記述された第2形式データから、電源配線に係る図形情報を有する第3形式データを生成する第1データ生成部と、 前記第2形式データの電源ピン図形に基づき、電源ピン情報を有する第4形式データを生成する第2データ生成部と、 前記第2形式データと、前記第1データ生成部で生成された前記第3形式データと、前記第2データ生成部で生成された前記第4形式データと、前記半導体装置のチップレベルにおける各ネット毎の配線データやセル配置情報が記述された第5形式データとに基づき、前記電源配線の寄生素子を抽出し、前記電源配線の寄生素子に関連する検証を行う検証部とを備えることを特徴とする半導体検証装置。

IPC (2)：

G06F 17/50 ( 200 6.01) ,  H01L 21/82 ( 200 6.01)

FI (2)：

G06F 17/50 666 L ,  H01L 21/82 T

Patent cited by the Patent：

Cited by applicant (3)

• ネットリスト作成装置
  Gazette classification：公開公報   Application number：特願2004-211844   Applicant：株式会社ルネサステクノロジ
• 半導体集積回路におけるインダクタンスの計算方法
  Gazette classification：公開公報   Application number：特願2002-306031   Applicant：株式会社半導体理工学研究センター
• 設計検証装置
  Gazette classification：公開公報   Application number：特願2007-038850   Applicant：株式会社ルネサステクノロジ