Pat

J-GLOBAL ID：201303061220007151

半導体装置の設計方法、半導体装置の設計プログラム、半導体装置の設計装置

Inventor： 袖 美樹子 ,  大島 泉 ,  遠山 仁博 ,  中島 英斉
Applicant, Patent owner： ルネサスエレクトロニクス株式会社
Agent (1)： 家入 健
Gazette classification：公開公報
Application number (International application number)：2011227729
Publication number (International publication number)：2013088962
Application date： Oct. 17, 2011
Publication date： May. 13, 2013
Summary：

【課題】IRドロップの制約を満たしつつチップレイアウトを小型化できる半導体装置の設計方法、半導体装置の設計プログラム、半導体装置の設計装置を提供すること。【解決手段】本発明の一態様である半導体装置の設計方法は、複数の電源用パッド及び信号用パッドを、半導体チップ上のチップコアの周囲に配置する。そして、複数の電源用パッド及び信号用パッドの数から決まるチップサイズSpと、チップコアの大きさから決まるチップサイズScと、を比較する。その後、Sp≧Scであれば、IRドロップが制約値を満たす限り、配置した複数の電源用パッドのうちの1又は2以上の電源用パッドを削除する。【選択図】図3

Claim (excerpt)：

複数の電源用パッド及び信号用パッドを、半導体チップ上のチップコアの周囲に配置し、 前記複数の電源用パッド及び信号用パッドの数から決まるチップサイズと、前記チップコアの大きさから決まるチップサイズと、を比較し、 前記複数の電源用パッド及び信号用パッドの数から決まるチップサイズが、前記チップコアの大きさから決まるチップサイズよりも大きければ、IRドロップが制約値を満たす限り、配置した前記複数の電源用パッドのうちの1又は2以上の電源用パッドを削除する、 半導体装置の設計方法。

IPC (2)：

G06F 17/50 ,  H01L 21/82

FI (6)：

G06F17/50 658V ,  G06F17/50 666Z ,  G06F17/50 666V ,  G06F17/50 658U ,  H01L21/82 P ,  H01L21/82 D

F-Term (12)：

5B046AA08 ,  5B046BA04 ,  5F064CC23 ,  5F064DD43 ,  5F064DD44 ,  5F064EE42 ,  5F064EE47 ,  5F064EE52 ,  5F064HH02 ,  5F064HH06 ,  5F064HH09 ,  5F064HH11