Pat

J-GLOBAL ID：201303076795718120

半導体装置及びその製造方法

Inventor： 中払 周
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Agent (17)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
Gazette classification：公開公報
Application number (International application number)：2011134072
Publication number (International publication number)：2013004718
Application date： Jun. 16, 2011
Publication date： Jan. 07, 2013
Summary：

【課題】グラフェン層をチャネルに用いたグラフェントランジスタにおいて、オフリークの低減により低消費電力化をはかる。【解決手段】グラフェン層をチャネルに用いた電界効果型の半導体装置であって、基板10上に形成され、所定のバンドギャップを有するグラフェン層40から成るチャネル領域45と、チャネル領域45の両側にそれぞれ形成され、バンドギャップがチャネル領域45よりも小さいグラフェン層40から成るソース/ドレイン領域と、ソース/ドレイン領域のチャネル領域45に接する部分の上にそれぞれ形成され、チャネルを横切るように相互に平行配置された2つのゲート電極61,62と、ソース/ドレイン領域のコンタクト部にそれぞれ形成された金属触媒層21,22とを備えた。【選択図】 図1

Claim (excerpt)：

基板上に形成され、所定のバンドギャップを有するグラフェン層から成るチャネル領域と、 前記チャネル領域の両側にそれぞれ形成され、バンドギャップが前記チャネル領域よりも小さいグラフェン層から成るソース/ドレイン領域と、 前記ソース/ドレイン領域の前記チャネル領域に接する部分の上にそれぞれ形成され、前記チャネルを横切るように相互に平行配置された2つのゲート電極と、 前記ソース/ドレイン領域のコンタクト部にそれぞれ形成された金属触媒層と、 を具備したことを特徴とする半導体装置。

IPC (4)：

H01L 29/786 ,  H01L 51/05 ,  H01L 51/30 ,  H01L 51/40

FI (5)：

H01L29/78 618B ,  H01L29/78 617N ,  H01L29/28 100A ,  H01L29/28 250E ,  H01L29/28 310E

F-Term (16)：

5F110AA06 ,  5F110AA09 ,  5F110AA26 ,  5F110CC02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE28 ,  5F110EE30 ,  5F110FF01 ,  5F110GG01 ,  5F110GG06 ,  5F110GG20 ,  5F110GG44 ,  5F110HK02