Pat

J-GLOBAL ID：201303086376078612

導電体層の製造方法

Inventor： 山田 直臣 ,  一杉 太郎 ,  長谷川 哲也
Applicant, Patent owner： 旭硝子株式会社 ,  公益財団法人神奈川科学技術アカデミー
Agent (4)： 棚井 澄雄 ,  志賀 正武 ,  鈴木 三義 ,  柳井 則子
Gazette classification：特許公報
Application number (International application number)：2009530156
Patent number：5296691
Application date： Aug. 27, 2008
Claim (excerpt)：

【請求項1】 基体を加熱した状態で、該基体上に、下記(1)の成膜条件で、Nb、Ta、Mo、As、Sb、Al、Hf、Si、Ge、Zr、W、Co、Fe、Cr、Sn、Ni、V、Mn、Tc、Re、P及びBiからなるドーパント群から選ばれる1又は2以上が添加された酸化チタンからなる第1層を形成する第1の工程と、 基体を加熱した状態で、前記第1層上に、下記(2)の成膜条件で、前記ドーパント群から選ばれる1又は2以上が添加された酸化チタンからなる第2層を形成する第2の工程を有することを特徴とする導電体層の製造方法。 (1)単層成膜試験において、多結晶を含みかつ該多結晶がルチル型結晶を含まない層が得られる成膜条件。 (2)単層成膜試験において、多結晶を含みかつ該多結晶がルチル型結晶を含む層が得られる成膜条件。

IPC (3)：

H01B 13/00 ( 200 6.01) ,  C23C 14/06 ( 200 6.01) ,  C23C 14/34 ( 200 6.01)

FI (4)：

H01B 13/00 503 B ,  C23C 14/06 P ,  C23C 14/34 N ,  C23C 14/34 A