Art

J-GLOBAL ID：201402225094392059   Reference number：14A0046431

Analytical Drain Current and Threshold Voltage Model and Device Design of Short-Channel Si Nanowire Transistors

シリコンナノワイヤトランジスタの解析的ドレイン電流モデルとデバイス設計

Author (4)： TANAKA CHIKA (東芝 研開セ) ,  HAGISHIMA DAISUKE (東芝 研開セ) ,  UCHIDA KEN (慶応大 理工) ,  NUMATA TOSHINORI (東芝 研開セ)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 113  Issue： 296(SDM2013 99-115)  Page： 37-42  Publication year： Nov. 07, 2013 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *silicon ,  *nanowire ,  *MOSFET ,  drain(semiconductor) ,  electric current ,  *short channel effect ,  channel ,  voltage ,  *analytical model ,  oxide film ,  film thickness ,  device structure ,  quantum effect ,  *space structure ,  *gate(semiconductor)
Semi thesaurus term： nanowire transistor ,  drain current ,  threshold voltage ,  DIBL ,  gate all around

JST classification (1)： Transistors  (NC03070N)

Terms in the title (5)： シリコンナノワイヤトランジスタ ,  解析 ,  ドレイン電流 ,  モデル ,  デバイス設計