Art

J-GLOBAL ID：201402257675066968   Reference number：14A0069574

ディペンダブルVLSIシステム 第8章 8.6 スキャンベース攻撃への対策

Author (1)： YOSHIMURA MASAYOSHI (九大)
Material： 日本信頼性学会誌  (REAJ誌)
Volume： 35  Issue： 8  Page： 496  Publication year： Dec. 01, 2013 
JST Material Number： L2778A  ISSN： 0919-2697  Document type： Article
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *VLSI ,  *reliability (property) ,  *aggressive behavior ,  *Computer Security ,  circuit design ,  testability ,  *combinational circuit ,  *secret key cryptosystem ,  public key cryptography ,  electronic circuit ,  *Safety
Semi thesaurus term： スキャンベース攻撃 ,  scan design ,  cipher circuit

JST classification (2)： Code theory  (ND02030R) ,  General  (NC03161C)

Terms in the title (4)： VLSI ,  スキャン ,  攻撃 ,  対策