Art

J-GLOBAL ID：201402281058468712   Reference number：14A0069570

ディペンダブルVLSIシステム 第8章 8.2 セキュリティLSIに対するタンパリングの手法

Author (5)： HORI YOHEI (産業技術総合研) ,  SUZUKI DAISUKE (三菱電機) ,  YOSHIMURA MASAYOSHI (九大) ,  YOSHIKAWA MASAYA (名城大) ,  FUJINO TAKESHI (立命館大)
Material： 日本信頼性学会誌  (REAJ誌)
Volume： 35  Issue： 8  Page： 492  Publication year： Dec. 01, 2013 
JST Material Number： L2778A  ISSN： 0919-2697  Document type： Article
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *VLSI ,  reliability (property) ,  *Computer Security ,  *Safety ,  *cipher machine ,  aggressive behavior ,  cryptogram ,  consumed electric power ,  leakage wave ,  analysis ,  *electric power fluctuation ,  *security system ,  cyberattack ,  differential power analysis ,  tamper resistant
Semi thesaurus term： side channel attack ,  power analysis attack

JST classification (2)： Data protection  (JD01020V) ,  General  (NC03161C)

Terms in the title (4)： VLSI ,  セキュリティ ,  LSI ,  手法