Art

J-GLOBAL ID：201402294175613345   Reference number：14A0476878

Design and Evaluation of a Ring Interconnected Multicore Dataflow DSP with a Low Cost Fault Tolerant Mechanism

低コストのフォールトトレラントメカニズムを用いたリング型相互接続マルチコアデータフローDSPの設計と評価

Author (2)： ICHIJO Kenji (Hirosaki Univ., Hirosaki, JPN) ,  NITOBE Koshi (Hirosaki Univ., Hirosaki, JPN)
Material： Information (Koganei)
Volume： 17  Issue： 1  Page： 99-110  Publication year： Jan. 2014 
JST Material Number： L7416A  ISSN： 1343-4500  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： *digital signal processor ,  fault tolerance ,  data flow control ,  *FPGA ,  multiprocessor system ,  ring structure ,  multi-core processor ,  ring network
Semi thesaurus term： *DSP ,  fault tolerant ,  *FPGA Implementation

JST classification (1)： Special-purpose arithmetic and control units  (JC04030Y)

Reference (14)：

• K. Ichijo, K. Niiyama and Y. Yoshioka, Comparative Evaluation of LSC-Based DSP with five kinds of link width, INFORMATION , Vol.13, No.3(B) (2010), 1047-1054.
• K. Niiyama, K. Ichijo and Y. Yoshioka, Execution time measurement of a vector operation on LSC-Based DSP, Proceedings of International Conference on ISPACS (2009), 1-8.
• K. Ichijo and Y. Yoshioka, Efficient Implementation of the Vector Operation on the Loop Structured Computer, Proceedings of the International Conference on PDPTA (2003), 338-344.
• K. Ichijo and Y. Yoshioka, Performance Simulation of the Vector Operation on the Loop Structured Computer, Proceedings of the 3th International Conference on PDCAT (2002), 469-474.
• K. Ichijo and Y. Yoshioka, Efficient Packet Mapping on LSC for Discrete Wavelet Transform, Proceedings of the International Conference on PDPTA (2001), 496-502.

Terms in the title (6)： フォールトトレラント ,  メカニズム ,  相互接続 ,  DSP ,  設計 ,  評価