Pat
J-GLOBAL ID：201403000113421679

導電層の製造方法、プリント配線基板

Inventor：
太田 浩史

About 太田 浩史


Applicant, Patent owner：
富士フイルム株式会社

About 富士フイルム株式会社


Agent (4)： 渡辺 望稔 ,  三和 晴子 ,  伊東 秀明 ,  三橋 史生
Gazette classification：公開公報
Application number (International application number)：2012202421
Publication number (International publication number)：2014057024
Application date： Sep. 14, 2012
Publication date： Mar. 27, 2014
Summary：
【課題】本発明は、優れた導電性を示す導電層を形成することができる導電層の製造方法を提供することを目的とする。【解決手段】支持体と支持体上に配置された酸化銅粒子を含む前駆体層とを有する前駆体層付き支持体に対して、光照射を行い、酸化銅粒子を還元して金属銅を含有する導電層を形成する還元工程を備える導電層の製造方法であって、前駆体層の酸化銅粒子の充填率が65%以上である、導電層の製造方法。【選択図】なし
Claim (excerpt)：
支持体と前記支持体上に配置された酸化銅粒子を含む前駆体層とを有する前駆体層付き支持体に対して、光照射を行い、前記酸化銅粒子を還元して金属銅を含有する導電層を形成する還元工程を備える導電層の製造方法であって、 前記前駆体層の前記酸化銅粒子の充填率が65%以上である、導電層の製造方法。
IPC (2)：
H05K 3/10 ,  H01B 13/00
FI (2)：
H05K3/10 C ,  H01B13/00 503Z
F-Term (12)：
4K018AA03 ,  4K018CA44 ,  4K018DA14 ,  4K018DA23 ,  4K018JA22 ,  4K018KA33 ,  5E343BB24 ,  5E343BB71 ,  5E343DD68 ,  5E343GG13 ,  5E343GG20 ,  5G323AA01
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM