Art

J-GLOBAL ID：201502249937801669   Reference number：15A0167121

An Area-efficient 12-bit 1.25MS/s Radix-value Self-estimated Non-binary ADC with Relaxed Requirements on Analog Components

アナログ成分における緩和された要求による面積有効12ビット1.25MS/s基数値自己推定非二進ADC

Author (5)： SAN Hao (Tokyo City Univ., Tokyo, JPN) ,  SUGAWARA Rompei (Tokyo City Univ., Tokyo, JPN) ,  HOTTA Masao (Tokyo City Univ., Tokyo, JPN) ,  MATSUURA Tatsuji (Tokyo Univ. Sci., Chiba, JPN) ,  AIHARA Kazuyuki (Univ. Tokyo, Tokyo, JPN)
Material： Proceedings of the IEEE Custom Integrated Circuits Conference  (IEEE Custom Integrated Circuits Conference)
Volume： 2014  Page： 546-549  Publication year： 2014 
JST Material Number： H0843A  ISSN： 0886-5930  Document type： Proceedings
Article type： 短報  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： number (mathematics) ,  *analog to digital converter ,  *CMOS structure ,  *efficiency ,  *area ,  *analog circuit ,  condenser (capacitor) ,  amplifier ,  comparator ,  *NAND circuit ,  noise characteristic ,  AD conversion ,  SN ratio ,  *layout ,  nonlinearity ,  code ,  semiconductor chip ,  circuit design ,  circuit component ,  base ,  *MOS structure
Semi thesaurus term： area efficiency ,  MOMキャパシタ ,  SNDR ,  利得増幅器 ,  differential nonlinearity ,  INL ,  least significant bit

JST classification (2)： AD/DA conversion circuits  (NC05080M) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (8)： アナログ ,  緩和 ,  面積 ,  ビット ,  基数 ,  自己 ,  推定 ,  ADC