Art

J-GLOBAL ID：201502270760341033   Reference number：15A0285216

Proposal of a Method to Improve Linearity of Time Analog to Digital Converter

Time Analog to Digital Converterの線形性向上法

Author (7)： HAYASHI SATOSHI (横浜国立大学) ,  SUZUKI RYO (横浜国立大学) ,  WATANABE TAKAMOTO ((株)デンソー) ,  YAMAUCHI SHIGENORI ((株)デンソー) ,  TAGUCHI NOBUYUKI ((株)デンソー) ,  MASUDA SUMIO (横浜国立大学) ,  ADACHI TAKEHIKO (横浜国立大学)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 135  Issue： 1  Page： 35-36 (J-STAGE)  Publication year： 2015 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *analog to digital converter ,  *linearity ,  *delay line ,  point
Semi thesaurus term： *リングディレイライン ,  TDC【電子回路】 ,  TDA

JST classification (1)： AD/DA conversion circuits  (NC05080M)

Reference (5)：

• (1) T. Watanabe, T. Mizuno, and Y. Makino : “An all-digital analog-to-digital converter with 12 mV/LSB using moving-average filtering”, IEEE J. Solid-State Circuits, Vol. 38, No. 1, pp. 120-125 (2003)
• (2) T. Kuroda and T. Sakurai : “Overview of low-power ULSI circuit techniques”, IEICE Trans. Electron., Vol. E78-C, No. 4, pp. 334-344 (1995)
• (3) R. Suzuki, T. Watanabe, N. Taguchi, S. Yamauchi, T. Terasawa, S. Masuda, and T. Adachi : “Linearity improvement of time to digital converter (TAD) made using current-controlled ring delay line”, Pap. Tech. Meet. Electon. Circuit, IEE Jpn., ECT-12-089 (2012)
• 鈴木・渡辺・田口・山内・寺澤・増田・足立:「電流制御リングディレイライン(RDL)を用いた時間分解能型AD変換器(TAD)の線形性の改善」, 電学電子回路研資, ECT-12-089 (2012)
• (4) R. J. Baker, H. W. Li, and D. E. Boyce : “CMOS circuit design layout, and simulation”, IEEE Press Series on Microelectronic Systems, John Wiley & Sons. Inc. (2002)

Terms in the title (1)： 線形性