Art

J-GLOBAL ID：201502296265718944   Reference number：15A0219049

Quasi-Ballistic Transport Parameters in Si Double-Gate MOSFETs Extracted Using Monte Carlo Method

モンテカルロ法を用いたSiダブルゲート構造MOSFETの準バリスティック輸送係数の抽出

Author (10)： TSUCHIYA HIDEAKI (神戸大 大学院工学研究科) ,  TSUCHIYA HIDEAKI (JST-CREST) ,  ISHIDA RYOUMA (神戸大 大学院工学研究科) ,  KAMAKURA YOSHINARI (大阪大 大学院工学研究科) ,  KAMAKURA YOSHINARI (JST-CREST) ,  MORI NOBUYA (大阪大 大学院工学研究科) ,  MORI NOBUYA (JST-CREST) ,  UNO SHIGEYASU (立命館大 理工) ,  UNO SHIGEYASU (JST-CREST) ,  OGAWA MATSUTO (神戸大 大学院工学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 114  Issue： 291(SDM2014 96-107)  Page： 53-58  Publication year： Oct. 30, 2014 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *MOSFET ,  silicon ,  simulation ,  *Monte Carlo Method ,  *ballistic transport ,  *transport coefficient ,  characteristic ,  length ,  voltage dependence ,  voltage ,  drain (semiconductor) ,  *Double-Gate MOSFET ,  *Monte Carlo simulation
Semi thesaurus term： gate voltage ,  channel-length ,  device characteristic

JST classification (2)： Transistors  (NC03070N) ,  Electric conduction in crystalline semiconductors  (BM03043X)

Reference (9)：

• K. Natori, “Scalling limit of the MOS transistor -A ballistic MOSFET-,“ IEICE Trans. Electron., vol. E84-C, no. 8, pp. 1029-1036, August 2001.
• K. Uchida, H. Watanabe, A. Kinoshita, J. Koga, T. Numata, and S. Takagi, “Experimental study on carrier transport mechanism in ultrathin-body SOI n- and p-MOSFETs with SOI thickness less than 5 nm,“ Technical Digest of International Electron Devices Meeting (IEDM), pp. 47-50, San Francisco, December 2002.
• S. Koba, R. Ishida, Y. Kubota, H. Tsuchiya, Y. Kamakura, N. Mori, and M. Ogawa, “The impact of increased deformation potential at MOS interface on quasi-ballistic transport in ultrathin channel MOSFETs scaled down to sub-10nm channel length,“ Technical Digest of International Electron Devices Meeting (IEDM), pp. 312-315, Washington, DC, December 2013.
• S. Koba, R. Ishida, Y. Kubota, H. Tsuchiya, Y. Kamakura, N. Mori, and M. Ogawa, “Effects of increased acoustic phonon deformation potential and surface roughness scattering on quasi-ballistic transport in ultrascaled Si-MOSFETs,“ Jpn. J. Appl. Phys., vol. 53, 114301, October 2014.
• S. Takagi, A. Toriumi, M. Iwase, and H. Tango, “On the universality of inversion layer mobility in Si MOSFET's: Part I-Effects of substrate impurity concentration,“ IEEE Trans. Electron Devices, vol. 41, no. 12, pp. 2357-2362, December 1994.

Terms in the title (6)： モンテカルロ法 ,  Si ,  ダブルゲート ,  MOSFET ,  準バリスティック輸送 ,  係数