Pat
J-GLOBAL ID：201503009180905562
プロセッシングシステムおよびマルチプロセッシングシステム
Inventor：
Applicant, Patent owner：
Agent (4)：
森下 賢樹
, 村田 雄祐
, 三木 友由
, 青木 武司
Gazette classification：公開公報
Application number (International application number)：2014075605
Publication number (International publication number)：2015197805
Application date： Apr. 01, 2014
Publication date： Nov. 09, 2015
Summary：
【課題】複数のプロセッシングシステムでアプリケーションを協働で実行させるときに、プロセッシングシステム間のデータ転送のレイテンシを低減する技術を提供する。【解決手段】プロセッシングシステム700において、GPU724は、映像を生成する。メモリ726は、データを格納する。GPUデータバス718は、GPU724とメモリ726とを接続する。DMAコントローラ716は、GPUデータバス718と接続する。入出力ブリッジ722は、GPUデータバス718と接続するとともに、プロセッシングシステム700と協働する外部のプロセッシングシステム700との間でデータの送受信をするための外部バスとも接続する。CPU710は、GPU724との間でメモリ726が格納するデータを共有する。GPU724は、CPU710を介さずに、DMAコントローラ716に対してメモリ726が格納するデータのデータ転送命令を発行する。【選択図】図3
Claim (excerpt)：
プロセッシングシステムであって、
映像を生成するGPU(Graphics Processing Unit)と、
データを格納するメモリと、
前記GPUと前記メモリとを接続するデータバスと、
前記データバスと接続するDMA(Direct Memory Access)コントローラと、
前記データバスと接続するとともに、前記プロセッシングシステムと協働する外部のプロセッシングシステムとの間でデータの送受信をするための外部バスとも接続する入出力ブリッジと、
前記GPUとの間で前記メモリが格納するデータを共有するCPU(Central Processing Unit)とを備え、
前記GPUは、前記CPUを介さずに、前記DMAコントローラに対して前記メモリが格納するデータのデータ転送命令を発行し、
前記DMAコントローラは、前記データ転送命令を受信すると、前記入出力ブリッジに、前記外部のプロセッシングシステムへ前記メモリが格納するデータを転送させることを特徴とするプロセッシングシステム。
IPC (4)：
G06F 15/173
, G06F 13/38
, G06F 13/28
, G06F 15/167
G06F15/173 640A
, G06F13/38 340A
, G06F13/28 310E
, G06F15/167 610A
5B045AA01
, 5B045BB54
, 5B045DD01
, 5B061GG11
, 5B077BA07
, 5B077BB03
