Art

J-GLOBAL ID：201602260166843688   Reference number：16A0585119

An Optimal Microarchitecture for Stencil Computation Acceleration Based on Nonuniform Partitioning of Data Reuse Buffers

データ再利用バッファの不均一分割に基づくステンシル計算加速のための最適微細構造【Powered by NICT】

Author (4)： Jason Cong (Dept. of Comput. Sci., Univ. of California at Los Angeles, Los Angeles, CA, USA) ,  Peng Li (Dept. of Comput. Sci., Univ. of California at Los Angeles, Los Angeles, CA, USA) ,  Bingjun Xiao (Dept. of Comput. Sci., Univ. of California at Los Angeles, Los Angeles, CA, USA) ,  Peng Zhang (Dept. of Comput. Sci., Univ. of California at Los Angeles, Los Angeles, CA, USA)
Material： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Trans Comput-Aided Des Integr Circuits Syst)
Volume： 35  Issue： 3  Page： 407-418  Publication year： 2016 
JST Material Number： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： High-level synthesis (HLS) too...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=16A0585119&from=J-GLOBAL&jstjournalNo=B0142C") }}

Thesaurus term： memory(computer) ,  *stencil ,  bandwidth ,  *micro structure ,  pipeline ,  centralization ,  case study
Semi thesaurus term： 設計フロー ,  メモリアクセス ,  メモリバンク ,  オンチップメモリ ,  データアクセス ,  ハイスループット ,  レジスタ転送レベル ,  *データ再利用 , 【Automatic Indexing@JST】

Author keywords (4)： reconfigurable logic ,  Architecture ,  high-level synthesis (HLS) ,  memory hierarchy

JST classification (4)： CAD,CAM  (JE10000A) ,  Memory systems  (JC02040V) ,  General  (NC03161C) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (7)： データ再利用 ,  バッファ ,  不均一 ,  ステンシル ,  計算 ,  加速 ,  微細構造