Art

J-GLOBAL ID：201602275333870076   Reference number：16A1089748

CPUとFPGAの混在回路を用いた障害物検知ロボットの作成~障害物検知を目的としたアルゴリズム開発~

Author (2)： YAJIMA SHIN'YA (岐阜工高専) ,  FUKUNAGA TETSUYA (岐阜工高専)
Material： 電気・電子・情報関係学会東海支部連合大会講演論文集(CD-ROM)  (電気・電子・情報関係学会東海支部連合大会(CD-ROM))
Volume： 2016  Page： ROMBUNNO.Po1-12  Publication year： Sep. 01, 2016 
JST Material Number： L1634B  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： central processing unit ,  FPGA ,  *detection ,  *robot ,  *development ,  infrared camera ,  feature extraction ,  algorithm ,  detection algorithm ,  *obstacle detection
Semi thesaurus term： *algorithm development ,  *obstacle detection

JST classification (2)： Design,manufacturing,and components of robots  (IC04013A) ,  Artificial intelligence  (JE08000Z)

Terms in the title (6)： CPU ,  FPGA ,  障害物検知 ,  ロボット ,  アルゴリズム ,  開発