Pat

J-GLOBAL ID：201603017098738054

ソフトウェアテスト装置およびソフトウェアテストプログラム

Inventor： 市田 憲明 ,  加瀬 直樹 ,  小笠原 秀人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 特許業務法人 天城国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2014253939
Publication number (International publication number)：2016115175
Application date： Dec. 16, 2014
Publication date： Jun. 23, 2016
Summary：

【課題】検査対象ソフトウェアについて必要な追加テストケースを抽出し、その合否判定を自動的に出力する。【解決手段】検査対象ソフトウェアを入力して21、プログラムを実行した場合に通過してパスを通す可能性のある全ての経路をグラフで表した制御フローグラフを生成し23、既存テストケース22を制御フローグラフ上で実行し、制御フローグラフ上で通過した経路を記録し24、既存テストケースだけでは制御パステスト法による所定の網羅基準に満たない場合に、所定の網羅基準を満たすように追加される追加テストケースを生成し25、追加テストケースに書かれた条件でプログラムを実行した場合に、その結果として得られるべき期待結果を生成し254、テストケース実行部で追加テストケースのみを実行して得られた追加テストケースの実行結果および期待結果に基づいて、追加テストケースのテスト結果を算出する26。【選択図】図1

Claim (excerpt)：

入力した検査対象ソフトウェアについて、プログラムを実行した場合に通過してパスを通す可能性のある全ての経路をグラフで表した制御フローグラフを生成する制御フローグラフ生成部と、 既にプログラムの実行を確認済みの既存テストケースを取得し、この既存テストケースを前記制御フローグラフ上で実行し、前記制御フローグラフ上で通過した経路を記録するテストケース実行部と、 前記既存テストケースだけでは制御パステスト法による所定の網羅基準に満たない場合に、前記所定の網羅基準を満たすように追加される追加テストケースを生成する追加テストケース生成部と、 前記追加テストケースに書かれた条件でプログラムを実行した場合に、 その結果として得られるべき期待結果を生成する期待結果生成部と、 前記テストケース実行部で前記追加テストケースのみを実行して得られた前記追加テストケースの実行結果および前記期待結果に基づいて、前記追加テストケースのテスト結果を算出する合否判定部とを、備えるソフトウェアテスト装置。

IPC (1)：

G06F 11/28

FI (2)：

G06F11/28 340A ,  G06F11/28 340B

F-Term (4)：

5B042HH10 ,  5B042HH12 ,  5B042HH17 ,  5B042HH18