Rchr
J-GLOBAL ID：201701014079911285   Update date: Oct. 27, 2021

FUJIEDA Naoki

FUJIEDA Naoki
Affiliation and department：
Aichi Institute of Technology Faculty of Engineering, Department of Electrical and Electronics Engineering

About Aichi Institute of Technology Faculty of Engineering, Department of Electrical and Electronics Engineering


Homepage URL  (1)： https://sites.google.com/site/nfproc/
Research field  (1)： Computer systems
Research keywords  (4)： 情報教育 ,  Embedded Systems ,  Applied FPGA Systems ,  Processor Architecture
Research theme for competitive and other funds  (4)：
  • 2021 - 2024 Research on "Touchable" Remote Learning System of Digital Circuit
  • 2020 - 2023 Research on FPGA Technology for Ultra Low-cost Image Processing
  • 2017 - 2018 Utilization of Large-scale Instruction Register Files for Concealment of Embedded Software
  • 2014 - 2017 Research on Hardware Implementation Methodology of PLC Programs for Concealment and Obfuscation
Papers (47)：
  • Shunsuke Matsuoka, Shuichi Ichikawa, Naoki Fujieda. A true random number generator that utilizes thermal noise in a programmable system-on-chip (PSoC). International Journal of Circuit Theory and Applications. 2021. 49. 10. 3354-3367
  • Naoki Fujieda, Sogo Takashima. An MMCM-based high-speed true random number generator for Xilinx FPGA. International Journal of Networking and Computing. 2021. 11. 2. 154-171
  • Hidetaka Masaoka, Shuichi Ichikawa, Naoki Fujieda. Random Number Generation from Internal LFSR and Fluctuation of Sampling Interval. IEEJ Transactions on Industry Applications. 2021. 141. 2. 86-92
  • Seiya Ogido, Shuichi Ichikawa, Naoki Fujieda, Chikatoshi Yamada, Kei Miyagi. Experimental Implementation of Fault Tolerance Using Dynamic Partial Reconfiguration on Xilinx Zynq-7000 SoC. IEEJ Transactions on Industry Applications. 2021. 141. 2. 93-99
  • Naoki Fujieda, Sogo Takashima. Enhanced use of mixed-mode clock manager for coherent sampling-based true random number generator. 2020 Eighth International Symposium on Computing and Networking Workshops (CANDARW). 2020. 197-203
ｍore...
Lectures and oral presentations  (98)：
  • ソフトプロセッサの相互検証に関するケーススタディ
    (情報処理学会 第236回システムアーキテクチャ研究発表会 2021)
  • パケット集約/分割ルータのFPGAによる試作
    (電子情報通信学会コンピュータシステム研究会 2021年3月研究会 2021)
  • ラッチ型TRNGの軽量実装に関する検討
    (電気学会次世代産業システム研究会 2021)
  • VHDL演習における初学者支援システムの基礎検討
    (情報処理学会 コンピュータと教育研究会 第154回研究発表会 2020)
  • マイクロプロセッサの内部状態とタイミング揺らぎを利用した乱数生成手法
    (電気学会次世代産業システム研究会 2020)
ｍore...
Education (2)：
  • 2008 - 2013 Tokyo Institute of Technology Graduate School of Information Science and Engineering Department of Computer Science
  • 2004 - 2008 Tokyo Institute of Technology School of Engineering Department of Computer Science
Professional career (1)：
  • Doctor of Engineering (Tokyo Institute of Technology)
Work history (4)：
  • 2021/04 - 現在 Aichi Institute of Technology Department of Electrical and Electronics Engineering, Faculty of Engineering Associate Professor
  • 2019/04 - 2021/03 Aichi Institute of Technology Department of Electrical and Electronics Engineering, Faculty of Engineering Lecturer
  • 2013/04 - 2019/03 Toyohashi University of Technology Department of Electrical and Electronic Information Engineering Assistant Professor
  • 2009/02 - 2011/03 MieruPC Inc. President/CEO
Committee career (8)：
  • 2019/06 - 現在 電子情報通信学会コンピュータシステム研究専門委員会 専門委員
  • 2017 - 現在 International Symposium on Computing and Networking (CANDAR) プログラム委員
  • 2013 - 現在 International Workshop on Advances in Networking and Computing (WANC) プログラム委員
  • 2017/04 - 2021/03 情報処理学会論文誌コンピューティングシステム 編集委員
  • 2015/04 - 2021/03 情報処理学会論文誌ジャーナル 査読委員
Show all
Awards (4)：
  • 2014/09 - 第2回 ARC/CPSY/RECONF 高性能コンピュータシステム設計コンテスト 高性能コンピュータシステム優秀設計賞(プロセッサ設計部門 第1位) メモリバンド幅の利用率を考慮した高性能プロセッサシステムの設計
  • 2014/03 - 29th International Conference on Computers and Their Applications (CATA-2014) Best Paper Award Finalist Enhanced Instruction Register Files for Embedded Software Obfuscation
  • 2012/06 - 3rd JILP Workshop on Computer Architecture Competitions (JWAC-3) Performance Track Award Request Density Aware Fair Memory Scheduling
  • 2009/05 - 先進的計算基盤システムシンポジウムSACSIS2009 Most Interesting Poster アーキテクチャ研究をサポートする低コストで効率的なVDECチップ試作・検証システムの開発と応用
Association Membership(s) (3)：
The Institute of Electrical and Electronics Engineers ,  THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS ,  INFORMATION PROCESSING SOCIETY OF JAPAN
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page

TOP

BOTTOM