Art

J-GLOBAL ID：201702213231459251   Reference number：17A0526193

Optimization of Parallel Prefix Adder Using Simulated Annealing

シミュレーテッド・アニーリングを利用した並列プレフイックス加算器の構成

Author (2)： MOTO TAKAYUKI (北陸先端科学技術大学院大) ,  KANEKO MINEO (北陸先端科学技術大学院大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 116  Issue： 478(VLD2016 102-130)  Page： 139-144  Publication year： Feb. 22, 2017 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *simulated annealing ,  *parallel arithmetic ,  *adder ,  tree structure ,  consumed electric power ,  modification ,  combinatorial optimization problem ,  heuristics ,  space ,  algorithm
Semi thesaurus term： *prefix ,  meta heuristics ,  solution space ,  minimization ,  search algorithm

JST classification (2)： Other electronic circuits  (NC05090X) ,  General-purpose arithmetic and control units  (JC04020N)

Reference (10)：

• 中村宏,天野英晴,宇佐美公良,並木美太郎,今井雅,近藤正章, ′′革新的電源制御による超低消費電力高性能システムLSIの構想,′′ 情報処理学会研究報告計算機アーキテクチャ, No.55, pp.79-84, Jun. 2007.
• I. Koren, ′′Computer Arithmetic Algorithms,′′ A K Peters, Ltd., 2002.
• P. Kogge , H. Stone, ′′A parallel algorithm for the efficient solution of a general class of recurrence equations,′′ IEEE Trans. Computers, vol.C-22, No.8, pp.786-793, Aug. 1973.
• J. Sklansky, ′′Conditional-sum addition logic,′′ IRE Trans. Electronic Computers, vol. EC-9, pp.226-231, Jun. 1960.
• R. Brent , H. Kung, ′′A regular layout for parallel adders,′′ IEEE Transactions on Computers, vol.C-31, No.3, pp.260-264, Mar. 1982.

Terms in the title (1)： 加算器