Art

J-GLOBAL ID：201702217023920927   Reference number：17A0466911

無線3次元積層チップを用いたDeep Learningアクセラレータのシステムレベルシミュレーション

Author (8)： OKUBO TETSUI (慶応大 理工) ,  KOJIMA TAKUYA (慶応大 理工) ,  AMANO HIDEHARU (慶応大 理工) ,  TAKATA RYO (東大 大学院情報理工学系研究科) ,  ISHII JUN (東大 大学院情報理工学系研究科) ,  SAKAMOTO RYUICHI (東大 大学院情報理工学系研究科) ,  KONDO MASAAKI (東大 大学院情報理工学系研究科) ,  NAKAMURA HIROSHI (東大 大学院情報理工学系研究科)
Material： 情報処理学会全国大会講演論文集
Volume： 79th  Issue： 1  Page： 1.133-1.134  Publication year： Mar. 16, 2017 
JST Material Number： S0731A  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： laminate structure ,  semiconductor chip ,  *Machine Learning ,  data processing system ,  *fast computation ,  *system simulation ,  *computer architecture ,  neural network (biomodel) ,  system evaluation ,  SIMD ,  hardware description language ,  telecommunication ,  arithmetic processor ,  accelerator ,  many core architecture ,  Verilog ,  deep learning
Semi thesaurus term： 無線3次元積層チップ ,  deep learning ,  communication between tip

JST classification (1)： Digital computer systems in general  (JC02010O)

Reference (3)：

• Tadahiro Kuroda. ThruChip interface (TCI) for 3D networks on chip. In 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip, pages 238-241. IEEE, oct 2011.
• Noriyuki Miura, Yusuke Koizumi, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura. A scalable 3D heterogeneous multi-core with an inductive ThruChip interface. IEEE Micro, 33(6):6-15, 2013.
• A study on building-block computing systems using inductive coupling interconnect. http://www.am.ics.keio.ac.jp/kaken\_s/.

Terms in the title (3)： 無線 ,  3次元 ,  アクセラレータ