Pat

J-GLOBAL ID：201703006849321397

半導体装置および製造方法、並びに電子機器

Inventor： 宝玉 晋
Applicant, Patent owner： ソニー株式会社
Agent (2)： 西川 孝 ,  稲本 義雄
Gazette classification：公開公報
Application number (International application number)：2016018881
Publication number (International publication number)：2017139316
Application date： Feb. 03, 2016
Publication date： Aug. 10, 2017
Summary：

【課題】平坦度の高い部品実装を低コストで実現できるようにする。【解決手段】半導体装置は、コア基板と、複数の導電層および複数の絶縁層を有し、コア基板表面に形成された多層配線層と、多層配線層に形成され、複数の絶縁層のうちの少なくとも最もコア基板から遠い最外側の絶縁層を貫通する開口部と、開口部内における、複数の導電層のうちの最もコア基板から遠い最外側の導電層よりもコア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とを有する。本技術は撮像装置に適用することができる。【選択図】図2

Claim (excerpt)：

コア基板と、 複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、 前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、 前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と を備える半導体装置の製造方法であって、 前記開口部を形成するために前記所定の導電層に隣接する隣接絶縁層に形成された開口部分にレジストが塗布されるように、前記隣接絶縁層に形成されたシードメタル上にレジストパターンを形成し、 めっき処理が行われて前記レジストが除去された後、前記開口部分を含む前記隣接絶縁層上の前記シードメタルを除去することで前記所定の導電層に隣接する導電層を形成し、 前記最外側の絶縁層が形成された後、前記開口部を形成する ステップを含む製造方法。

IPC (8)：

H01L 23/12 ,  H01L 27/14 ,  H01L 21/60 ,  H01L 23/29 ,  H01L 23/31 ,  H01L 23/02 ,  H01L 23/28 ,  H05K 3/46

FI (10)：

H01L23/12 N ,  H01L27/14 D ,  H01L23/12 F ,  H01L21/60 311S ,  H01L23/30 F ,  H01L23/30 B ,  H01L23/02 B ,  H01L23/28 C ,  H05K3/46 B ,  H05K3/46 Q

F-Term (54)：

4M109AA02 ,  4M109BA04 ,  4M109CA04 ,  4M109CA10 ,  4M109DB06 ,  4M109DB17 ,  4M109EE12 ,  4M109GA01 ,  4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118BA14 ,  4M118CA01 ,  4M118GB01 ,  4M118GD03 ,  4M118GD04 ,  4M118HA02 ,  4M118HA07 ,  4M118HA09 ,  4M118HA10 ,  4M118HA11 ,  4M118HA21 ,  4M118HA23 ,  4M118HA26 ,  4M118HA31 ,  5E316AA06 ,  5E316AA15 ,  5E316AA32 ,  5E316AA35 ,  5E316AA43 ,  5E316BB11 ,  5E316BB16 ,  5E316CC08 ,  5E316DD33 ,  5E316EE06 ,  5E316EE07 ,  5E316EE33 ,  5E316FF04 ,  5E316FF45 ,  5E316GG15 ,  5E316GG17 ,  5E316GG22 ,  5E316GG25 ,  5E316GG28 ,  5E316HH24 ,  5E316JJ02 ,  5E316JJ06 ,  5F044KK06 ,  5F044KK07 ,  5F044KK11 ,  5F044LL11 ,  5F044QQ01 ,  5F044RR17 ,  5F044RR18