Pat

J-GLOBAL ID：201703017215847622

電界効果トランジスタ及び電界効果トランジスタの製造方法

Inventor： 重川 直輝 ,  梁 剣波
Applicant, Patent owner： 公立大学法人大阪市立大学
Agent (6)： 山田 威一郎 ,  立花 顕治 ,  田中 順也 ,  松井 宏記 ,  山下 未知子 ,  桝田 剛
Gazette classification：公開公報
Application number (International application number)：2015145514
Publication number (International publication number)：2017028115
Application date： Jul. 23, 2015
Publication date： Feb. 02, 2017
Summary：

【課題】窒化物半導体のヘテロ接合を利用した電界効果トランジスタの性能を向上可能な技術を提供する。【解決手段】電界効果トランジスタ1は、基板11と、基板11の上方に形成される第1窒化物半導体層12と、第1窒化物半導体層12上に積層され、第1窒化物半導体層12よりも大きいバンドギャップエネルギーを有する第2窒化物半導体層13と、第2窒化物半導体層13上に異種材料接合により接合された、窒化物半導体とは他種の半導体で構成されたp型半導体層21と、p型半導体層21に接続するゲート電極14と、ゲート電極14の両側に配置され、第2窒化物半導体層13にそれぞれ接続するソース電極15及びドレイン電極16と、を備える。【選択図】図1

Claim (excerpt)：

基板と、 前記基板の上方に形成される第1窒化物半導体層と、 前記第1窒化物半導体層上に積層され、前記第1窒化物半導体層よりも大きいバンドギャップエネルギーを有する第2窒化物半導体層と、 前記第2窒化物半導体層上に異種材料接合により接合された、窒化物半導体とは他種の半導体で構成されたp型半導体層と、 前記p型半導体層に接続するゲート電極と、 前記ゲート電極の両側に配置され、前記第2窒化物半導体層にそれぞれ接続するソース電極及びドレイン電極と、 を備える、 電界効果トランジスタ。

IPC (6)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/337 ,  H01L 27/098 ,  H01L 29/808

FI (2)：

H01L29/80 H ,  H01L29/80 C

F-Term (17)：

5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD05 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GL04 ,  5F102GM02 ,  5F102GM04 ,  5F102GM05 ,  5F102GM08 ,  5F102GN02 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR01 ,  5F102GS04