Art

J-GLOBAL ID：201802236695258557   Reference number：18A0910930

Design and measurement of fully digital ternary content addressable memory using ratioless static random access memory cells and hierarchical-AND matching comparator

レシオレス・スタティックランダムアクセスメモリセルと階層的AND整合コンパレータを用いた完全ディジタル三値連想メモリの設計と測定

Author (5)： NISHIKATA Daisuke (Kyushu Inst. of Technol., Fukuoka, JPN) ,  ALI Mohammad Alimudin Bin Mohd (Kyushu Inst. of Technol., Fukuoka, JPN) ,  HOSODA Kento (Kyushu Inst. of Technol., Fukuoka, JPN) ,  MATSUMOTO Hiroshi (Kyushu Inst. of Technol., Fukuoka, JPN) ,  NAKAMURA Kazuyuki (Kyushu Inst. of Technol., Fukuoka, JPN)
Material： Japanese Journal of Applied Physics  (JJAP)
Volume： 57  Issue： 4S  Page： 04FF11.1-04FF11.5  Publication year： Apr. 2018 
JST Material Number： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  Document type： Article
Article type： 原著論文  Country of issue： United Kingdom (GBR)  Language： ENGLISH (EN)

Thesaurus term： network ,  electric circuit ,  comparator ,  *associative memory ,  *SRAM ,  memory element ,  hierarchical structure ,  *AND circuit ,  *Ternary Content Addressable Memory
Semi thesaurus term： static random access memory ,  matching circuit ,  memory cell

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (5)： 整合 ,  コンパレータ ,  ディジタル ,  三値連想メモリ ,  設計