Art

J-GLOBAL ID：201802267367140592   Reference number：18A0322471

Residue-weighted number conversion based on Signed-Digit arithmetic for a four moduli set

SD数演算に基づく4つの法を有する剰余数系-重み数系変換アルゴリズム

Author (3)： YAMAZAKI KOHEI (群馬大 大学院理工学府) ,  TANAKA YUKI (群馬大 大学院理工学府) ,  WEI Shugang (群馬大 大学院理工学府)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 117  Issue： 378(CPSY2017 106-132)  Page： 43-48  Publication year： Jan. 11, 2018 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *number theory ,  *transformation and conversion ,  algorithm ,  subset ,  addition (algebra) ,  gate array ,  complementary metal oxide semiconductor ,  hardware description language ,  dynamic range ,  performance evaluation ,  *operation (mathematics)
Semi thesaurus term： *residue number system

JST classification (2)： Special-purpose arithmetic and control units  (JC04030Y) ,  Arithmetic systems  (JC02020Z)

Reference (9)：

• N.S. Szabo and R.I. Tanaka, “Residue Arithmetic and Its Applications to Computer Technology,” McGraw-Hill, New York, 1967.
• D.P.Agrawal and T.R.N.Rao, “Modulo(2ⁿ +1) arithmetic logic,” IEE J. Electronic Circuits and Systems, Vol.2, pp.186-188, Nov. 1978.
• F.J.Taylor, “A VLSI residue arithmetic multiplier,” IEEE Trans. Comput., Vol.C-31, pp.540-546, June 1982.
• A. Avizienis, “Signed-Digit Number Representations for Fast Parallel Arithmetic,” IRE Trans. Elect. Comput., Vol.EC-10, pp.389-400, Sep. 1961.
• Pedro Miguens Matutino, “ROM-less RNS-to-binary converter moduli{2²ⁿ-1, 2²ⁿ +1, 2ⁿ-3, 2ⁿ+3}” IEEE International Symposium on Integrated(ISIC), pp.432-435, 2014.

Terms in the title (3)： 法 ,  剰余数系 ,  アルゴリズム