半導体層の製造方法、および半導体層

Inventor： , , , ,
Applicant, Patent owner： ,
Agent (2)：大渕美千栄 , 布施行夫
Gazette classification：公開公報
Application number (International application number)：2017010161
Publication number (International publication number)：2018120906
Application date： Jan. 24, 2017
Publication date： Aug. 02, 2018
Summary：

【課題】ゲルマニウムおよびスズを含む半導体層の製造方法であって、スズの組成比が高くても、スズの析出を抑制することができ、高い結晶性を有することができる半導体層の製造方法を提供する。【解決手段】本発明に係る半導体層の製造方法は、物理気相成長法によって、基板の上方に、ゲルマニウムおよびスズを含む半導体層を形成する半導体層の製造方法であって、前記基板を第1温度に加熱して、前記基板の上方に、ラマンスペクトルのGe-Ge結合に帰属されるピークの半値幅が3cm-1より大きい第1層を形成する工程と、前記基板を、前記第1温度より高い温度であって、かつ50°C以上で350°Cより低い第2温度に加熱して、前記第1層の上方に第2層を形成する工程と、を含む。【選択図】図2

Claim (excerpt)：

物理気相成長法によって、基板の上方に、ゲルマニウムおよびスズを含む半導体層を形成する半導体層の製造方法であって、前記基板を第1温度に加熱して、前記基板の上方に、ラマンスペクトルのGe-Ge結合に帰属されるピークの半値幅が3cm-1より大きい第1層を形成する工程と、前記基板を、前記第1温度より高い温度であって、かつ50°C以上で350°Cより低い第2温度に加熱して、前記第1層の上方に第2層を形成する工程と、を含む、半導体層の製造方法。

IPC (3)：

H01L 21/203 , H01L 21/20 , H01L 29/161

FI (3)：

H01L21/203 S , H01L21/20 , H01L29/163

F-Term (22)：

5F103AA08 , 5F103DD30 , 5F103NN01 , 5F152LL07 , 5F152LL08 , 5F152LL09 , 5F152LL10 , 5F152LM08 , 5F152LN03 , 5F152LN04 , 5F152LN17 , 5F152LN28 , 5F152MM05 , 5F152MM07 , 5F152MM09 , 5F152NN03 , 5F152NN04 , 5F152NN29 , 5F152NP02 , 5F152NP21 , 5F152NP23 , 5F152NQ02

Patent cited by the Patent：

Cited by examiner (2)

伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体
Gazette classification：公開公報 Application number：特願2007-132189 Applicant：国立大学法人名古屋大学
半導体デバイスの製造方法
Gazette classification：公開公報 Application number：特願2014-039050 Applicant：株式会社東芝

Article cited by the Patent：

Cited by examiner (5)

Structural and optical studies of strain relaxation in Ge1-xSnx layers grown on Ge/Si(001) by molecu
多層セル型太陽電池用IV族多元系混晶の結晶成長と界面構造制御
スパッタエピタキシー法を用いたSi直上へのGeSn薄膜の形成

Show all

Return to Previous Page