Pat

J-GLOBAL ID：201803006304108685

沿面放電素子駆動装置および沿面放電素子駆動方法

Inventor： 田中 元史 ,  大迫 俊樹 ,  村山 裕紀 ,  篠原 尚人 ,  安井 祐之
Applicant, Patent owner： 株式会社東芝
Agent (1)： 特許業務法人サクラ国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2016157752
Publication number (International publication number)：2018026959
Application date： Aug. 10, 2016
Publication date： Feb. 15, 2018
Summary：

【課題】沿面放電素子の劣化や外部環境の変化によって負荷容量が増大しても回路が過負荷状態に陥らないようにする。【解決手段】実施形態の沿面放電素子駆動装置は、電流検出部、ゼロクロス検出部、記憶部、制御部を備える。電流検出部はスイッチング素子に流れる交流電流を検出する。ゼロクロス点検出部は交流電流のゼロクロス点を検出する。記憶部には試動時に沿面放電素子の異常を判定するための共振周期の第1閾値が記憶されている。制御部は試動時に通常運転開始時に印加する電圧よりも低いテスト電圧を沿面放電素子に印加して検出された交流電流のゼロクロス点から交流電流の共振周期を求め、求めた共振周期が第1閾値を超えた場合、スイッチング素子の駆動を抑制または停止する。【選択図】図1

Claim (excerpt)：

スイッチング素子を駆動して変圧器を介して接続された沿面放電素子に電圧を印加することでストリーマを発生させる沿面放電素子駆動装置において、 前記スイッチング素子に流れる交流電流を検出する電流検出部と、 前記電流検出部により検出された交流電流のゼロクロス点を検出するゼロクロス検出部と、 試動時に前記沿面放電素子の異常を判定するための共振周期の第1閾値が記憶された記憶部と、 試動時に、通常運転開始時に印加する電圧よりも低いテスト電圧を前記沿面放電素子に印加して前記ゼロクロス検出部により検出された前記交流電流のゼロクロス点から前記交流電流の共振周期を求め、求めた前記共振周期が前記第1閾値を超えた場合、前記スイッチング素子の駆動を抑制または停止する制御部と を具備する沿面放電素子駆動装置。

IPC (1)：

H02M 7/48

FI (2)：

H02M7/48 M ,  H02M7/48 A

F-Term (19)：

5H770BA20 ,  5H770CA01 ,  5H770CA02 ,  5H770DA01 ,  5H770DA11 ,  5H770DA18 ,  5H770DA41 ,  5H770EA23 ,  5H770GA04 ,  5H770GA16 ,  5H770GA17 ,  5H770GA19 ,  5H770HA02W ,  5H770HA02X ,  5H770HA02Y ,  5H770JA20Y ,  5H770LA02Y ,  5H770LB05 ,  5H770LB09